Standard a doppia soglia
Il cosiddetto standard a doppia soglia è per i circuiti digitali, i circuiti digitali rappresentano solo il livello di 1 e 0 in due stati, nel circuito reale è necessario concordare quale tipo di tensione per 1, quale tipo di tensione per 0 Nei circuiti digitali a doppia soglia si definisce, ad esempio, il TTL.
Standard del livello di interfaccia:
Per le uscite, il requisito di tensione per lo stato 1 è maggiore o uguale a 2,4 V e il requisito di tensione per lo stato 0 è inferiore o uguale a 0,5 V;
Per gli ingressi, lo stato 1 deve essere maggiore o uguale a 2,0 V e lo stato 0 deve essere inferiore o uguale a 0,8 V;
TTL
TTL è l'acronimo di Transistor-Transistor Logic e, come puoi vedere dal suo nome, l'intento originale di questo standard a livello di interfaccia era quello di essere utilizzato tra sistemi digitali basati su strutture a transistor.
I circuiti digitali che operano secondo lo standard di interfaccia TTL dovrebbero avere un'alimentazione standard di 5 V per i dispositivi attivi interni, con le seguenti condizioni di uscita e ingresso:
per le uscite, il requisito di tensione per lo stato 1 è maggiore o uguale a 2,4 V e il requisito di tensione per lo stato 0 è inferiore o uguale a 0,5 V;
Per il terminale di ingresso, il requisito di valutazione dello stato 1 è maggiore o uguale a 2,0 V e il requisito di valutazione dello stato 0 è inferiore o uguale a 0,8 V; Confronto dei requisiti di tensione di uscita e di ingresso,
si può vedere che i requisiti di uscita della tensione di uscita rispetto al lato di ingresso dello standard di determinazione della doppia valvola sono più
rigorosi, che consiste principalmente nel tenere conto dell'interferenza del rumore e della velocità di trasmissione del segnale elettrico tra l'uscita e l'ingresso , in modo da rendere più affidabile lo standard di determinazione della doppia valvola.
LVTTL
Poiché c'è un ampio spazio tra 2,4 V e 5 V, che non presenta alcun vantaggio significativo nel migliorare l'interferenza del rumore, ma aumenta anche il consumo energetico del sistema e, a causa della grande differenza di livello tra lo stato digitale 1, 0, ma influisce anche sulla velocità di risposta del circuito digitale. Pertanto, in seguito l'intervallo di tensione TTL subisce una certa compressione, formando così la logica LVTTL - Transistor-Transistor a bassa tensione, ovvero lo standard di livello TTL a bassa tensione. Di seguito vengono descritti due standard LVTTL attualmente di uso comune:
LVTTL3V3
LVTTL3V3 significa che l'alimentazione standard per i suoi dispositivi attivi interni è 3,3 V e le condizioni di uscita e ingresso sono le seguenti:
Per l'uscita, il requisito di tensione per lo stato 1 è maggiore o uguale a 2,4 V e il requisito di tensione per lo stato 0 è inferiore o uguale a 0,4 V;
Per l'ingresso, il requisito di valutazione per lo stato 1 è maggiore o uguale a 2,0 V e il requisito di valutazione per lo stato 0 è inferiore o uguale a 0,8 V;
Si può vedere il confronto tra i requisiti di tensione di uscita e di ingresso, al fine di garantire la stabilità della determinazione a due valvole e l'immunità al rumore, i requisiti di tensione di uscita sono ancora più severi rispetto al lato di ingresso della determinazione dello standard a due valvole, questo punto è uguale per tutti gli standard di interfaccia dei sistemi digitali e non verrà ripetuto in seguito.
LVTTL2V5
LVTTL2V5 significa che l'alimentazione standard del dispositivo attivo interno è 2,5 V e l'uscita e l'ingresso sono i seguenti:
Per l'uscita, il requisito di tensione per lo stato 1 è maggiore o uguale a 2,0 V e il requisito di tensione per lo stato 0 è inferiore o uguale a 0,2 V;
Per gli ingressi, il requisito di determinazione per lo stato 1 è maggiore o uguale a 1,7 V e il requisito di determinazione per lo stato 0 è inferiore o uguale a 0,7 V.
CMOS
CMOS è l'acronimo di Complementary Metal Oxide Semiconductor e dal suo nome si può vedere che l'intenzione originale di questo standard di livello di interfaccia viene utilizzata tra i sistemi digitali basati su NMOS, PMOS composti da una struttura a tubo MOS.
I circuiti digitali che funzionano con lo standard di interfaccia CMOS hanno un'alimentazione standard di 5 V per i dispositivi attivi interni e le condizioni di uscita e ingresso sono le seguenti:
Per il lato di uscita, il requisito di tensione per lo stato 1 è maggiore o uguale a 4,45 V. e il requisito di tensione per lo stato 0 è inferiore o uguale a 0,5 V;
Per il lato ingresso, il requisito di valutazione dello stato 1 è maggiore o uguale a 3,5 V e il requisito di valutazione dello stato 0 è inferiore o uguale a 1,5 V.
CMOS ha una tolleranza al rumore molto maggiore rispetto alle interfacce TTL e la sua impedenza di ingresso è molto maggiore dell'impedenza di ingresso TTL.
LVCOMS
Come TTL, CMOS ha generato in modo simile lo standard di interfaccia LVCMOS in considerazione del consumo energetico e delle considerazioni sulla velocità di risposta e poiché i tubi MOS hanno una soglia di accensione molto più bassa rispetto ai transistor, è più facile comunicare con LVCMOS utilizzando tensioni inferiori rispetto a LVTTL. Di seguito vengono descritti diversi standard LVTTL di uso comune oggi:
LVCOMS3V3
LVCMOS3V3 significa che l'alimentazione standard per i suoi dispositivi attivi interni è fornita a 3,3 V. Le condizioni di uscita e ingresso sono le seguenti:
Per il lato di uscita, il requisito di tensione per lo stato 1 è maggiore o uguale a 3,2 V, e il il requisito di tensione per lo stato 0 è inferiore o uguale a 0,4 V;
Per gli ingressi, il requisito di determinazione per lo stato 1 è maggiore o uguale a 2,0 V e il requisito di determinazione per lo stato 0 è inferiore o uguale a 0,7 V.
LVCOMS2V5
LVCMOS2V5 significa che l'alimentazione standard del suo dispositivo attivo interno è fornita a 2,5 V e le condizioni di uscita e ingresso sono le seguenti:
Per il lato di uscita, il requisito di tensione per lo stato 1 è maggiore o uguale a 2,0 V e il requisito di tensione per lo stato 0 è inferiore o uguale a 0,4 V;
Per gli ingressi, il requisito di determinazione per lo stato 1 è maggiore o uguale a 1,7 V e il requisito di determinazione per lo stato 0 è inferiore o uguale a 0,7 V.
LVCOMS1V8
LVCMOS1V8 significa che l'alimentazione standard per il suo dispositivo attivo interno è VCC=1,8 V, che ovviamente ha una certa tolleranza, ma a differenza dello standard di livello introdotto in precedenza, questa tolleranza influisce sulle condizioni di uscita e ingresso, che vengono introdotte come segue:
Per l'uscita, il requisito di tensione per lo stato 1 è maggiore o uguale a VCC-0,45 V (o 1,35 V se VCC è esattamente uguale a 1,8 V) e il requisito di tensione per lo stato 0 è inferiore o uguale a 0,45 V;
Per gli ingressi, la determinazione dello stato 1 richiede maggiore o uguale a 0,65 volte VCC (o 1,17 V se VCC è esattamente uguale a 1,8 V), e la determinazione dello stato 0 richiede minore o uguale a 0,35 volte VCC (o 0,63 V se VCC è esattamente pari a 1,8V).
LVCOMS1V5
Il significato di LVCMOS1V5, ovvero l'alimentazione standard per i suoi dispositivi attivi interni è VCC=1,5 V e la sua tolleranza influisce anche sulle condizioni di uscita e ingresso, come descritto di seguito: Per il lato di uscita, LVCMOS1V5 non ha requisiti
chiari , ma certamente più lo stato 1 è vicino a VCC, meglio è, e più lo stato 0 è vicino a 0V, meglio è;
Per il lato ingresso, la determinazione dello stato 1 deve essere maggiore o uguale a 0,65 volte VCC (o 0,975 V se VCC è esattamente uguale a 1,5 V) e la determinazione dello stato 0 deve essere minore o uguale a 0,35 volte VCC (o 0,525 V se VCC è esattamente pari a 1,5 V).
LVCOMS1V2
LVCMOS1V2 significa che l'alimentazione standard per i suoi dispositivi attivi interni è fornita con VCC=1,2 V e la sua tolleranza influisce anche sulle condizioni di uscita e ingresso, come descritto di seguito: Anche
per il lato di uscita, LVCMOS1V2 non ha un requisito chiaro, ma certamente più lo stato 1 è vicino a VCC, meglio è, e più lo stato 0 è vicino a 0V, meglio è;
Per il lato ingresso, la determinazione dello stato 1 deve essere maggiore o uguale a 0,65 volte VCC (o 0,78 V se VCC è esattamente uguale a 1,2 V) e la determinazione dello stato 0 deve essere minore o uguale a 0,35 volte VCC (o 0,42 V se VCC è esattamente pari a 1,2 V).
LVDS
LVDS è l'abbreviazione di Low Voltage Differential Signaling, cioè Segnalazione differenziale di bassa tensione, e il suo ingresso e uscita sono diversi dai livelli di interfaccia precedentemente descritti e richiede due fili per completare la comunicazione. Il suo principio di funzionamento è mostrato nella figura seguente:
Inserisci qui la descrizione dell'immagine
La parte sinistra della figura sopra è l'uscita LVDS, che ha una sorgente di corrente costante interna IS che emette un valore di corrente di circa 3,5-4 mA costanti. La Vout più a destra è collegata all'ingresso dell'LVDS e un resistore corrispondente con un valore di resistenza di 100 ohm è collegato in parallelo vicino all'ingresso R. Modificando la posizione dell'interruttore a doppia lama, a doppia corsa nella figura sopra , la direzione della corrente sulla linea differenziale viene modificata per indicare gli stati digitali 0 e 1, in modo che la linea differenziale sull'estremità ricevente mostri un livello differenziale di ±350 mV a causa della differenza nella direzione della corrente e venga utilizzata come giudizio sullo stato digitale a sua volta. Pertanto, il livello differenziale di ± 350 mV verrà visualizzato sulla linea differenziale del ricevitore a causa della differenza nella direzione della corrente, e sarà utilizzato come base per la determinazione dello stato digitale. C'è anche una sorgente di tensione di polarizzazione CC VS sul lato destro della figura sopra, che viene utilizzata principalmente per illustrare che le due estremità di Vout sono in realtà generalmente una tensione positiva e non esiste un elemento simile nel circuito reale. Poiché l'oscillazione di tensione di LVDS è solo di circa 350 mV, la corrente è solo di circa 3,5 mA e la trasmissione differenziale, quindi ha alta velocità, consumo energetico estremamente basso, basso rumore, basso costo e altre buone caratteristiche.
RS232
RS232 è la US Electronic Industry Association EIA (nota come Electronic Industry Association) che ha sviluppato uno standard di interfaccia fisica seriale. RS è l'abbreviazione di Recommendation Standard, il significato cinese degli standard raccomandati, 232 per il numero identificativo. Lo standard del bus RS232 ha un totale di 25 linee di segnale, qui! Discutiamo solo del suo standard di determinazione dell'interfaccia del livello digitale.
L'alimentazione standard di RS232 è ±12 V o ±15 V, il requisito di tensione dello stato 1 è compreso tra -15 V e -3 V e il requisito di tensione dello stato 0 è compreso tra 3 V e 15 V.
RS485
RS485 è equivalente alla versione aggiornata di RS232, simile a LVDS, RS485 utilizza anche la forma di differenziale per trasferire informazioni (ma RS485 in realtà trasmette due segnali di tensione al passato), quindi l'anti-jamming è migliore di RS232. qui, ci preoccupiamo solo dello standard di determinazione dell'interfaccia del livello digitale.
RS485 stato 1, la differenza di tensione tra le due linee deve essere compresa tra 2 V e 6 V; stato 0, la differenza di tensione tra le due linee deve essere compresa tra -6 V e -2 V.
È possibile mischiare standard diversi?
Quanto sopra introduce una varietà di standard a livello di interfaccia tra i sistemi digitali, solitamente in uso, si consiglia comunque vivamente di scegliere lo stesso standard per entrambi i lati dell'interfaccia del sistema digitale. Tuttavia, a volte limitati da alcune configurazioni delle due parti, potrebbe non essere possibile trovare uno standard di livello unificato per la comunicazione, quindi, oltre alla progettazione dei circuiti stampati di conversione dell'interfaccia e in nessun altro modo? No, in realtà alcuni standard a livello di interfaccia diversi sono compatibili.
Prima di tutto, single-ended e differenziale non sono compatibili, perché non sono la stessa cosa dal punto di vista fisico. Ma per lo stesso tipo di interfaccia, se l'output dello standard di livello A è conforme all'input dello standard di livello B, allora si dice che l'output di A può pilotare l'input di B. Se viceversa, allora si dice che il due standard di livello A e B possono guidarsi a vicenda. Ad esempio, l'uscita CMOS può pilotare l'ingresso TTL, ma non viceversa, poiché l'uscita dello stato 1 TTL è solo maggiore o uguale a 2,4 V e non può raggiungere il giudizio del CMOS che lo stato 1 deve essere maggiore o uguale a 3,5 V; tuttavia, LVTTL3V3 e LVCMOS3V3 possono essere pilotati l'uno dall'altro, poiché le loro uscite sono in grado di soddisfare i requisiti del giudizio di ingresso dell'altro.
recente messaggi
scansiona su wechat:everexceed
